Grand établissement public d'enseignement supérieur, pôle de recherche reconnu, élément fondateur de l'écosystème grenoblois : Grenoble INP, l'institut d'ingénierie et de management de l’Université Grenoble Alpes (UGA), occupe une place de premier plan dans la communauté scientifique et industrielle.
Grenoble INP - UGA est membre de réseaux internationaux de formation et recherche en ingénierie et management.
Il est reconnu dans les classements nationaux et internationaux.
TIMA (Techniques de l'Informatique et de la Microélectronique pour l'Architecture des systèmes intégrés) est un laboratoire de recherche commun public de Grenoble INP - UGA, de l'Université Grenoble Alpes, et du CNRS. TIMA est un laboratoire multinational, avec des membres et des stagiaires en provenance de nombreux pays étrangers.
Les thèmes de recherche de TIMA couvrent la spécification, la conception, la vérification, les tests, les outils de CAO et les méthodes de conception pour les systèmes intégrés, depuis les composants analogiques et numériques à une extrémité du spectre jusqu'aux systèmes multiprocesseurs sur puce avec leur système d'exploitation de base à l'autre extrémité.
Site internet : https://tima.univ-grenoble-alpes.fr/
Are you interested in this job offer? Please click on the link below to discover the position description in English!
https://euraxess.ec.europa.eu/jobs/463473
Dans le cadre du projet RAR Audace Twinsec, ce post-doctorat vise à renforcer la sécurité des architectures de processeurs face aux attaques physiques par injection de faute laser. Le/la chercheur·euse développera et évaluera des contre-mesures permettant de détecter, prévenir ou limiter les effets de ces attaques sur l'exécution des processeurs. Le projet s'inscrit à l'interface entre l'architecture des processeurs, la sécurité matérielle et l'analyse expérimentale des attaques physiques.
Les résultats contribueront au développement de nouvelles architectures CPU résilientes et à la valorisation scientifique du projet.
L’objectif de ce poste de post-doctorat est de étendre les travaux existants en s’appuyant sur les modèles de faute de l'état de l'art au niveau RTL et aussi proposés par le projet TwinSec, afin d’ évaluer et d’améliorer la sécurité des microarchitectures RISC-V (par exemple, OpenTitan, CV32, CVA6) et de leurs contre-mesures récentes (par exemple, Mafia, AKHACIA). Le but est d’améliorer les contre-mesures existantes ou d’en développer de nouvelles au niveau de la conception, intégrant à la fois des protections matérielles et logicielles pour le code embarqué, telles que, par exemple, des mécanismes de démarrage sécurisé.
Niveau minimum requis Bac + 8: Doctorat en Microélectronique, Informatique ou équivalent.
Compétences:
Conception numérique, Programmation en C/C++ et/ou Python
Mise en place protocole expérimental, Analyse et interprétation des résultat, Dissémination
Encadrement de stages et/ou thèses
Rigueur scientifique et méthodologique, autonomie dans la conduite des travaux de recherche, capacité d'analyse et esprit critique
Aptitude au travail en équipe et à la collaboration interdisciplinaire
Qualités rédactionnelles et capacité à présenter des résultats scientifiques
Capacité à proposer des solutions innovantes