Grand établissement public d'enseignement supérieur, pôle de recherche reconnu, élément fondateur de l'écosystème grenoblois : Grenoble INP, l'institut d'ingénierie et de management de l’Université Grenoble Alpes (UGA), occupe une place de premier plan dans la communauté scientifique et industrielle.
Grenoble INP - UGA est membre de réseaux internationaux de formation et recherche en ingénierie et management.
Il est reconnu dans les classements nationaux et internationaux.
TIMA (Techniques de l'Informatique et de la Microélectronique pour l'Architecture des systèmes intégrés) est un laboratoire de recherche commun public de Grenoble INP - UGA, de l'Université Grenoble Alpes, et du CNRS. TIMA est un laboratoire multinational, avec des membres et des stagiaires en provenance de nombreux pays étrangers.
Les thèmes de recherche de TIMA couvrent la spécification, la conception, la vérification, les tests, les outils de CAO et les méthodes de conception pour les systèmes intégrés, depuis les composants analogiques et numériques à une extrémité du spectre jusqu'aux systèmes multiprocesseurs sur puce avec leur système d'exploitation de base à l'autre extrémité.
Site internet : https://tima.univ-grenoble-alpes.fr/
Are you interested in this job offer? Please click on the following link to discover the position description in English!
https://euraxess.ec.europa.eu/jobs/361700
ACTIVITÉS PRINCIPALES:
Les recherches actuelles en efficacité des réseaux de neurones incluent la quantification hétérogène, les représentations des nombres ad-hoc, le stockage des paramètres en matrices creuses, etc. Dans le but de démontrer les améliorations en performances des implémentations matérielles de réseaux de neurones, des prototypes FPGA pleinement fonctionnels sont nécessaires pour afficher des résultats convaincants. C'est un challenge qui demande une effort de développement significatif.
Nous disposons d'outils aujourd'hui à but de recherche, capables de modéliser et de générer des réseaux de neurones quantifiés pour des expériences d'accélération d'inférence sur FPGA. Cet environnement est composé d'un outil logiciel (C/C++) et d'un ensemble de composants matériels développés au niveau RTL pour l'implémentation matérielle des couches des réseaux. Il supporte un certain nombre de fonctionnalités pour créer des implémentations personnalisées et optimisées, telles que des quantifications par layer arbitraires, équilibrage des pipelines, certaines formes de personnalisation d'opérateurs, de compression de paramètres, etc.
L'outil logiciel effectue les tâches suivantes :
- la modélisation des réseaux et des couches avec tous les détails d'implémentations matérielles de bas niveau
- la génération des fichiers RTL et des données de configuration qui implémentent les pipelines matériels
correspondants
- et de la configuration et du contrôle de l'accélérateur matériel pour l'exécution matérielle de tâches d'inférence
Les composants matériels comprennent des couches de réseaux classiques, notamment les convolutions, pooling,
activations, fork et concat pour l'exécution de séries de couches en parallèle, etc.
De nouveaux développements et une maturation sont nécessaires afin de produire une version assez solide pour des expérimentations publiques et industrielles. Les capacités de cet environnement seront étendues de façon à démontrer la fonctionnalité et la performance en temps réel sur des réseaux complexes et/ou de grande taille.
Selon l'expertise, le candidat apportera à l'équipe son savoir-faire dans les tâches et directions suivantes :
- amélioration de l'intégration avec des environnements d'apprentissage classiques (PyTorch, Keras, AIDGE, ...)
- amélioration des implémentations bas niveau des couches des réseaux
- extension des développements matériels en vue d'exploiter les mémoires proches DDR et HBM
- création de démos fonctionnelles pour des réseaux d'intérêt (Yolo, Resnets, LLMs, ...)
- création d'implémentations de démonstration pour la compression, quantification hétérogène, etc.
- reproduction les résultats de l'état de l'art en quantifications extrêmes et en compression de paramètres
- conception et implémentation d'approches d'inférence efficaces en matériel de prochaine génération
- participation à l'effort de publication et valorisation de ces travaux
Compétences requises :
- Solides connaissances en architectures de réseaux quantifiés
- Solides aptitudes en programmation, C / C++ / Python
- Solides connaissances en architectures de circuits numériques, le FPGA serait un réel atout
Compétences appréciées :
- Connaissances en codage et compression de l'information, ou traitement du signal
- Expérience en utilisation et personnalisation des flots d'entrainements en IA
- Intérêt dans les technologies de la microélectronique et la résolution de problèmes
- Expérience avec les langages RTL (Verilog ou VHDL), VHDL
Par ailleurs, la maîtrise de la langue anglaise (notamment à l'écrit) est vivement conseillée, tandis que la maîtrise de la langue
française serait appréciée.